SOIデバイス技術-実践的基礎と応用-筆者:吉見 信
発行日:2005年1月25日 体裁:B5変型判 124ページ
発行所:EDリサーチ社 定価:3,990円(税込) ISBN:4-901790-36-6ご購入はこちらから
|
※ 文章の訂正がございます。 お手数ですが訂正をお願い致します。
訂正内容 ⇒⇒⇒
|
『SOIデバイス技術に関して技術的特長・ 課題、 LSI応用、今後の課題などをまとめたレポート』 本書は、低消費電力/高速動作LSIとして実用化が進んでいるSOI技術に関して、その技術的特長・課題、LSI応用、今後の課題などを、主にデバイス技術の観点からまとめたものである。
SOI構造の利点は、低容量だけでなく耐放射線性、ラッチアップ耐性、素子分離の容易性、高温耐性、さらにはMEMSへの応用可能性と多岐にわたる。特に今後ますます重要となるLSIの低消費電力化においては極めて重要な素子構造である。しかし、LSIへの適用が始まるまでには、基板材料技術、デバイス技術、回路技術のそれぞれで克服すべき多くの課題があった。実用化のトリガとなったのは、LSIに対する低消費電力化の要求が次第に強くなって、90年代に入って電源電圧が2V以下に下降したこと、さらにバルクSiの微細化技術にさまざまな困難が顕著となってきたことである。
本書では、(1)SOI技術の発展の経緯、(2)SOI・MOSFETの基本的利点・問題点、(3)基板浮遊効果対策、(4)MPU、DRAMなどLSIへの応用と課題、(5)今後の超微細素子構造、について述べる。読者は、MOSFETの一応の動作原理を理解していることが望まれるが、一般の読者にも技術の全体的な流れが分かるよう記述には工夫した。
|
<目 次>
第1章 SOIの概要
1.1 SOI構造とは−呼称と分類など− 1.2 SOI技術の進展の経緯 1.3 まとめ
第2章 SOI・MOSFETの電気的基本特性
2.1 SOI・MOSFETの長所 2.2 SOI構造の問題点(1)−基板浮遊効果− 2.3 SOI構造の問題点(2)−自己発熱効果によるドレイン電流の低下−
第3章 基板浮遊効果対策をした素子構造
3.1 ボディ・コンタクト構造 3.2 ソースタイ(Source-tie)構造 3.3 LDS
(Lightly-Doped Source) 構造 3.4 SiGeソース構造によるバンドギャップ・エンジニアリング 3.5 ソース近傍に再結合中心を形成する方法 3.6 完全空乏化(Fully-Depleted:FD)素子
第4章 SOI技術のLSIへの応用
4.1 MPU、High-end ASICへの応用 4.2 低消費電力System
LSIへの応用 4.3 DRAMへの応用 4.4 RF・アナログ回路への応用 4.5 0.5V以下で動作するDTMOSなど超低消費電力LSIへの応用 4.6 まとめ
第5章 SOIによる新微細MOSFET構造
5.1 ITRSと素子構造の推移 5.2 歪Si・MOSFET 5.3 超薄膜FD・SOIMOSFET(ultrathin-body
MOSFET) 5.4 FinFET(DELTA、ΩFET、π-gate、Tri-gate) 5.5 ダブル・ゲートMOSFET 5.6 バリスティックMOSFET 5.7 Ge-on-Insulator 5.8 まとめ
|
著者: 吉見 信(よしみ まこと) 1977年 東京大学・工学部・物理工学科修士課程修了。
1977年 東京芝浦電気(現・株式会社東芝)総合研究所。 1977年〜2004年 電子線露光技術、微細CMOS技術、SOI技術の研究開発に従事。後に東芝セミコンダクター社、システムLSI事業部、システムLSI開発センターにてSOIデバイスの開発に従事。
2004年 SOITEC Asia株式会社 Chief Scientist。 工学博士。武蔵工業大学・総合研究所客員教授。
刊行物の一覧はこちら 半導体・FPD業界の最新ニュースはこちら
|

Focus Report シリーズ |
2005年1月25日発行
SOIデバイス技術 -実践的基礎と応用- 定価:3.990円(税込)
ISBN:4-901790-36-6 ご購入はこちらから
|